基于FPGA的Raptor码编码器设计

摘要：

Raptor码是LT码基础上发展出来的改进版,有更低的编译码复杂度,并在同样的译码开销下实现更高的译码成功率.本文以Raptor码为例,构造以LDPC码为预编码、LT码为内码的Raptor码.在此基础上,分别设计了LDPC码和LT码编码器基于FPGA的实现方案.通过QuartusII软件完成了编码器的时序仿真验证,并在在阵列信号处理平台ASP1216上完成了硬件的调试、功能验证.

关键词： 数据传输 Raptor码编码器 现场可编程门阵列 结构设计 误码率

作者: 赵兰奇 杜清河 任品毅

作者单位: 西安交通大学电子与信息工程学院西安 陕西 710049

会议类型: 国内会议

会议名称: 中国电子学会电路与系统学会第二十四届年会

会议地点: 南京

会议语种:中文

页码: 661-666

在线出版日期: 2013-05-13（万方平台首次上网日期，不代表论文的发表时间）