100G以上骨干网用高速PCB孔损耗技术研究

摘要：

在发送端,100G信号被分为10路或4路高速信号,加上OTN和FEC开销,每路信号为10G+bit/s或更高的25G+bit/s,体现在印制电路板上则为单对差分阻抗线实现10G+bit/s、25G+bit/s的传输速率.文章主要从减少孔损耗的角度分析了实现了单PCB走线速率100Gbit/s,突破了背钻技术、跳孔技术,有效保证了100G以上骨干网高速印制电路板的技术实现.

关键词： 印制电路板 骨干网 孔损耗技术 单对差分阻抗线

作者: 韩雪川

作者单位: 深南电路股份有限公司,广东深圳518053

会议类型: 国内会议

会议名称: 2015中日电子电路春季国际PCB技术/信息论坛

会议地点: 上海

会议语种:中文

页码: 17-21

在线出版日期: 2015-03-01（万方平台首次上网日期，不代表论文的发表时间）