图像快速中值滤波的算法设计及FPGA实现
基于FPGA的图像滤波具有高度的并行性,能够满足图像处理的实时性要求.因此针对传统中值滤波方法排序次数过多的缺陷,设计一种改进的快速中值滤波算法,并利用VHDL硬件描述语言在FPGA平台上给予硬件实现.在设计中,采用模块化设计方法和流水线技术,节省了硬件资源,提高了处理速度;通过QuartusⅡ 9.1和Modelsim的综合和仿真表明,使用FPGA进行图像去噪不仅能够获得良好的处理效果,其处理速度也远远高于软件方法.
图像处理 快速中值滤波 算法设计 现场可编程门阵列
景森学 黄翔东
天津大学电子信息工程学院,天津300072
国内会议
北京
中文
216-219
2014-06-01（万方平台首次上网日期，不代表论文的发表时间）