矩阵乘法的FPGA并行设计与实现

摘要：

矩阵乘法是最基本的矩阵运算之一,由于其计算密集的特点,适合于在FPGA上实现.本文在对矩阵乘法的执行周期进行分析的基础上,提出了一种在FPGA上实现矩阵乘法的并行算法,通过VHDL编程实现并在FPGA芯片上实际测试.结果表明在频率为154.53MHz的情况下,FPGA的浮点运算能力可达19.76Gflops.

关键词： 矩阵乘法 现场可编程门阵列 执行周期 并行算法 运算能力

作者: 何红旗 邵仪 蒋烈辉 赵秋霞

作者单位: 国家数字交换系统工程技术研究中心 河南郑州,450002

会议类型: 国内会议

会议名称: 河南省计算机学会2010年学术年会

会议地点: 郑州

会议语种:中文

页码: 63-68

在线出版日期: 2010-11-12（万方平台首次上网日期，不代表论文的发表时间）