基于FPGA的DVB-C2中多码率LDPC编码器的设计与实现

摘要：

本文分析了DVB-C2标准中低密度奇偶校验码(LDPC码)的编码原理及特点,提出了一种基于FPGA的多码率LDPC编码方案.本设计使用11个独立ROM以存储各码率的编码表,根据码率选择信号选择调用;例化21600b双口RAM模块完成校验码的生成;例化异步FIFO模块实现信息位和校验位的有序输出.本设计最大限度地使用了FPGA内部丰富的RAM、ROM及FIFO资源,节省了逻辑资源,同时可以达到较高的工作频率.综合结果显示,能够满足DVB-C2标准要求.

关键词： 编码器 结构设计 低密度奇偶校验码 第二代有线数字电视广播标准 现场可编程门阵列

作者: 张友亮 刘志军 马成海 赵艳艳 张凤

作者单位: 山东大学信息科学与工程学院,济南 250100

会议类型: 国内会议

会议名称: 中国电子学会第十七届信息论学术年会

会议地点: 北京

会议语种:中文

页码: 319-323

在线出版日期: 2010-09-01（万方平台首次上网日期，不代表论文的发表时间）