一种多核处理器片上缓存综合性能评估模型
片上高速缓存(cache)在当今的高性能微处理器中扮演着非常重要的角色,为了更好地支持对高性能微处理器尤其是多核多线程结构的微处理器中存储系统的研究,本文提出了一种适应多核结构的cache综合性能评估模型multi-metric memory model for CMP(以下简称M5C).该模型通过对目前流行的几种体系结构模拟器的总结和抽象,提取了有效的cache结构模型,同时结合cache电路中访问延迟、功耗及面积的计算思想,可以完成对于cache的多尺度的综合性能评估.在模型的设计中,考虑到了模拟速度、精度以及对于灵活性的要求,因此,M5C模型在cache的模拟方面可以接近于SimpleScalar的速度,并且能够像GEMs,M5,SAM等优秀的模拟器一样支持片上多核结构(CMP),加之其多尺度的模拟,能够获得丰富的动态指标数据,可以为工程研究提供良好的支持.
多核处理器 片上缓存 体系结构 性能评估模型
刘佳 窦强 唐遇星 邓林
国防科技大学计算机学院 长沙410073
国内会议
江苏扬州
中文
141-146
2010-08-20（万方平台首次上网日期，不代表论文的发表时间）