一种用于串行RapidIO规范的并行CRC电路设计

摘要：

针对RapidIO高速互连规范中错误检测要求,在研究CRC原理的基础上,采用迭代法设计并实现了基于CRC-CCITT16的并行CRC电路.设计结果表明,这种并行设计方法具有硬件代价低、传输延时小的特点,满足串行RapidIO高速数据传输的需求.

关键词： 数字通信 循环冗余校验 高速互连标准 数据传输

作者: 李建平 陈海燕 胡封林

作者单位: 国防科技大学计算机学院 长沙410073

会议类型: 国内会议

会议名称: 第十四届计算机工程与工艺会议(NCCET”10)

会议地点: 江苏扬州

会议语种:中文

页码: 182-185

在线出版日期: 2010-08-20（万方平台首次上网日期，不代表论文的发表时间）