一种32×36寄存器文件的读出电路设计

摘要：

本文在65nm工艺下,对32×36寄存器文件的读出阵列模式下灵敏放大器读出和直接读出方式进行优化设计.根据32×36寄存器文件的阵列划分方式,采用直接读出电路结构代替传统的灵敏放大器,使寄存器文件的读出延时由118ps缩短为57.7ps.最后用版图实现,在速度和面积方面都有很好的提升,达到了预期设计方案的要求.

关键词： 寄存器文件 读出电路 灵敏放大器 优化设计

作者: 何念 万道焜 陈建梅 李少青 张民选

作者单位: 国防科技大学计算机学院 长沙410073

会议类型: 国内会议

会议名称: 第十四届计算机工程与工艺会议(NCCET”10)

会议地点: 江苏扬州

会议语种:中文

页码: 221-225

在线出版日期: 2010-08-20（万方平台首次上网日期，不代表论文的发表时间）