提高时钟树网络性能的方法研究

摘要：

集成电路设计中时钟树网络性能直接决定了芯片的整体性能,而时钟不确定性是影响时钟性能的主要原因.本文了首先分析了时钟不确定性的产生原因,明确了减小时钟不确定性的原理,在此基础上剖析目前常用的时钟树网络结构的优缺点,最后提出了时钟树网络设计研究的发展方向.

关键词： 集成电路 结构设计 时钟树 网络性能

作者: 刘宁宁 田泽

作者单位: 中国航空计算技术研究所 西安710068

会议类型: 国内会议

会议名称: 第十四届计算机工程与工艺会议(NCCET”10)

会议地点: 江苏扬州

会议语种:中文

页码: 257-260

在线出版日期: 2010-08-20（万方平台首次上网日期，不代表论文的发表时间）