一种逻辑电路软错误率评估框架
软错误对集成电路可靠性的影响随着工艺的进步而日益凸显,相对于存储电路而言,逻辑电路软错误率处于相对次要的位置,如今也逐步引起重视.本文分析了软错误发生的模型,按照诱发软错误的瞬时脉冲的产生、传播和捕获三个阶段,考虑逻辑电路内在的逻辑屏蔽效应、电气屏蔽效应和窗口屏蔽效应,并提出了一种评估逻辑电路软错误率的框架,能够根据电路结点的驱动门和扇出门的尺寸信息快速准确地计算各个结点的关键电荷,在保证精度的前提下拥有较好的速度.
集成电路 软错误率 逻辑电路 可靠性分析
宋超 孙岩 赵亚丽 张民选
国防科技大学计算机学院 长沙410073
国内会议
江苏扬州
中文
301-305
2010-08-20（万方平台首次上网日期，不代表论文的发表时间）