基于cache命中率校准的并行程序性能预测
在用小规模宿主机系统执行并行程序来预测其在大规模目标系统上的性能时,由于单个宿主节点上运行的进程多于单个目标节点上运行的进程,导致进程的cache命中率与其在目标系统上实际运行的cache命中率存在一定差异,从而对并行程序性能的预测精度产生影响.本文针对该问题,提出了一种基于cache命中率校准的方法,该方法调整进程在宿主系统上的分布,指定一个校准节点,使该节点上运行的进程数和目标节点上的进程数相同,以获得准确的cache命中率,并用来校准其他宿主节点上进程的cache命中率,以提高并行程序性能预测的精度.实验结果表明,该方法可以有效地提高并行程序的性能预测精度.
高性能计算 并行程序 性能预测 存储器 子系统 命中率校准
周领良 朱延超 刘轶 钱德沛
北京航空航天大学 计算机学院, 北京 100191;网络技术北京市重点实验室,北京 100191
国内会议
广州
中文
814-817
2014-11-06（万方平台首次上网日期，不代表论文的发表时间）