会议专题

多核处理器中基于内核分组的低延迟末级Cache结构

末级Cache对于多核处理器具有至关重要的作用,研究目的是对末级Cache的结构及使用策略进行优化,以提高多核处理器的性能.以8核处理器为研究对象,提出了一种基于内核分组的Cache结构,该结构将8个内核分为4组,将末级Cache资源分为固定私有Cache,动态私有Cache以及动态共享Cache,并给出了相应的结构布局与动态划分策略,以保证尽可能小的访问延迟以及尽可能大的Cache利用率.基于全系统模拟的实验结果表明,与瓦片结构,Cache居中结构以及内核居中结构相比,可以减少2%到12%的访问延迟,以所有内核的IPC总和为指标的性能提升最高达到7%.研究成果对于提升多核处理器的性能具有积极作用,且该结构不仅限于8核处理器,可以适用于各种核数较少的多核处理器.

多核处理器 存储器子系统 策略优化 内核分组

徐金波 庞征斌 王克非

国防科学技术大学 计算机学院,长沙 410073 国防科学技术大学 并行与分布式计算重点实验室,长沙 410073

国内会议

2014全国高性能计算学术年会

广州

中文

846-849

2014-11-06(万方平台首次上网日期,不代表论文的发表时间)