一种时钟精确的全并行多核模拟器TMP-SIM

摘要：

处理器体系结构模拟器是现代高性能处理器设计的重要组成部分,通过使用模拟器可以帮助研究人员针对具体的应用设定相应的最佳的体系结构,节省了系统开发周期并能很快给出时钟精确的模拟结果.本论文基于多线程并行的机制开发出一种全并行的多核模拟器(TMP-SIM).该模拟器可以获得9.7百万每秒的指令模拟速度,高于目前主流的基于总线架构的多核模拟器.另外,该模拟器具有并行访问冲突的检测机制,优于传统的多核模拟器.

关键词： 多核模拟器 时钟精确 多线程并行 访问冲突 检测机制

作者: 夏冰冰 苗志富 熊军 吴一帆

作者单位: 北京控制工程研究所, 北京 100190

会议类型: 国内会议

会议名称: 2014全国高性能计算学术年会

会议地点: 广州

会议语种:中文

页码: 911-911

在线出版日期: 2014-11-06（万方平台首次上网日期，不代表论文的发表时间）