TMS320C6678多核DSP与DDR3在紧凑PCB布局下的互联设计与仿真
多核DSP与DDR3互联是以多核DSP为核心的嵌入式系统的关键,本文针对八核DSP芯片TMS320C6678与DDR3的互联,提出了一种多核DSP与四片双面布局DDR3的互联设计,然后以IBIS模型为基础,设计了TMS320C6678与DDR3间差分信号和数据信号在紧凑布局下的信号完整性仿真,差分信号的仿真主要针对串扰带来的过冲影响,数据信号的仿真主要针对串扰带来的时序偏斜影响,通过这两个前仿真得到满足信号完整性要求的最紧密布局参数,以降低PCB设计的难度,保证PCB设计的有效完成.然后,通过PCB设计后仿真验证以上参数的合理性.最后,将本设计和参考设计进行对比,得出本设计在保证叠层设计不增加的前提下,TMS320C6678和DDR3互联在PCB上的面积占用节约了32％的结论,这对布局空间有限的PCB设计具有重要意义.
中央处理器 紧凑布局 仿真分析 互联设计
翟东林 姜宏旭 刘亭杉 张萍
北京航空航天大学计算机学院数字媒体北京市重点实验室 北京 100191
国内会议
江西九江
中文
472-479
2014-09-01（万方平台首次上网日期，不代表论文的发表时间）