SET2DIL损耗测试研究
随着高频、高速化发展,信号完整性成为至关重要问题,传输线损耗是衡量信号完整性重要指标.单端TDR/TDT差分插入损耗法(简称SET2DIL法)是IPC规定测试PCB传输线损耗方法之一.SET2DIL法校准结构简单、测量耗时短,适合PCB制造的批量测试.本文研究了过孔长度、stub长度、校准方式等因素对SET2DIL测试结果的影响,并进一步分析了SET2DIL的测试精度及SET2DIL法与频域法测量传输线损耗的差异性.研究表明:过孔长度每增加0.5mm,损耗分别增加(0.0345～0.0435) db/inch@GHz、(0.0985～0.137)db/inch@8GHz;stub长度每增加5mil,损耗分别增加0.02db/inch@4GHz、0.04db/inch@8GHz;采用ECAL校准测试结果相比Deske校准低约0.01db/inch@4GHz、0.015db/inch@8GHz;SET2DIL的测量精度范围分别为(0～0.03)db/inch@4GHz、(0.01～0.1)db/inch@8GHz;SET2DIL法损耗测量结果比FD法大约(0～0.03)db/inch@4GHz、(0.07～0.18)db/inch@8GHz.
印制电路板 信号完整性 单端TDR/TDT差分插入损耗法 精度控制
刘文敏 王红飞 陈蓓
广州兴森快捷电路科技有限公司,广东广州510663 深圳市兴森快捷电路科技股份有限公司,广东深圳518057
国内会议
东莞
中文
279-283
2014-11-19（万方平台首次上网日期，不代表论文的发表时间）