100 μm厚10 kV级4H-SiC功率器件材料生长

摘要：

本文报道了使用热壁CVD生长系统在4英寸、4°偏角衬底上生长的100 μm厚4H-SiC外延材料结果.4H-SiC外延层的平均背景掺杂浓度小于5.0×1013 cm-3.在85μm/h的生长速率下,掺杂浓度为1.0×1016 cm-3的100 μm厚4H-SiC外延层的掺杂均匀性(σ/mean值)为1.73％,三角形缺陷密度小于0.5 cm-2.对于面积分别为3mm×3mm和5mm×5mm的器件芯片,100μm厚4H-SiC外延层的芯片产额率分别为98.78％和96.83％.这些结果说明该高速外延生长工艺可以很好地控制外延层的掺杂浓度与缺陷密度。然而，由于表面存在台阶聚集现象,导致该外延层的表面租糙度在2nm左右，因此需要通过进一步改进工艺以降低表面粗糙度。

关键词： 半导体材料 碳化硅 功率器件 晶体生长 性能表征

作者: 孙国胜 董林 韩景瑞 张新和 闫果果 李锡光 王占国

作者单位: 东莞市天域半导体科技有限公司,东莞 523000;中国科学院半导体研究所,北京 100083 中国科学院半导体研究所,北京 100083 东莞市天域半导体科技有限公司,东莞 523000 国科学院半导体研究所,北京 100083

会议类型: 国内会议

会议名称: 2014`全国半导体器件产业发展、创新产品和新技术研讨会暨第七届中国微纳电子技术交流与学术研讨会

会议地点: 太原

会议语种:中文

页码: 69-73

在线出版日期: 2014-08-04（万方平台首次上网日期，不代表论文的发表时间）