DVB-S2系统中LDPC变码率编码硬件实现

摘要：

DVB-S2是卫星宽带业务的第二代标准，本文首先分析了DVB-S2中LDPC码的特点,给出了一种面向FPGA的LDPC码变码率编码实现方案,并采用Verilog HDL语言在Virtex4 xc4vlx60芯片上实现了变码率编码器的设计;设计采用多个BlockRAM存储校验位,实现了与同一信息位关联的所有校验位的并行处理,提高了编码速度;综合结果表明:该编码器的吞吐量约为49.95Mbps,在占用资源较少的情况下满足了DVB-S2标准的要求.

关键词： 卫星宽带业务 低密度奇偶校验码 变码率编码器 硬件平台 仿真分析

作者: 阎英 张文俊 刘伯红

作者单位: 重庆邮电大学 通信与信息工程学院,重庆 400065 重庆邮电大学 计算机科学与技术学院,重庆 400065

会议类型: 国内会议

会议名称: 2009年全国无线电应用与管理学术会议

会议地点: 重庆

会议语种:中文

页码: 433-438

在线出版日期: 2009-11-28（万方平台首次上网日期，不代表论文的发表时间）