基于众核处理器的AVS并行解码器的设计与实现

摘要：

众核处理器的并行计算为AVS并行解码器的实现提供了基础,提出了一种功能并行和数据并行混合的并行设计方案,该方案采用了帧间和宏块行的两级并行.使用Tilera推出的Tile-Gx36众核处理器,同时利用该处理器提供的SIMD指令集进行了反量化、反变换、插值等模块的优化.实验结果表明该设计具有良好的并行加速比,可以在6个核的条件下完成1路AVS高清实时解码.

关键词： 解码器 并行设计 条件优化 众核处理器

作者: 吴杰 张文军 高志勇 张小云

作者单位: 上海交通大学 图像通信与网络工程研究所,上海 200240

会议类型: 国内会议

会议名称: 2013年第十五届全国消费电子技术年会

会议地点: 北京

会议语种:中文

页码: 214-218

在线出版日期: 2013-12-20（万方平台首次上网日期，不代表论文的发表时间）