1553B总线协议编解码器的设计研究
编解码器是1553B协议芯片中的重要组成部分.为了自主研发1553B总线协议的IP核,满足对1553B协议芯片的广泛需求,设计了基于1553B总线协议的编解码器.对编码器和解码器采用自顶向下和独立设计的方法,充分利用同步时钟方法,提高了可靠性,有效问题.通过仿真验证,结果表明设计实现了编码与解码功能.最后在FPGA硬件平台上进行了实际调试,测试取得了良好的效果,结果符合设计要求.
总线协议 编解码器 模块设计 性能评价
王占领 张登福 王世强
空军工程大学 航空航天工程学院,陕西西安,710038
国内会议
西安
中文
327-330
2013-08-03（万方平台首次上网日期，不代表论文的发表时间）