面向NoC的核间高速串行接口的设计与实现

摘要：

基于NoC的多核处理器硬件设计规模和复杂度不断增加,单片FPGA硬件资源有限.针对这一问题,可以将需要处理的任务划分多个子任务分配到不同FPGA芯片上的处理单元分别处理,从而实现任务处理的芯片级并行化,节省单芯片的资源开销.利用片问的高速串行接口实现片上网络的互联,单通道速率达到9.830 4 Gbps,实现了NoC的片间互联以及数据高速无误码的传输.

关键词： 多核处理器 片上系统 网络互联 核间高速串行接口 硬件设计 集成电路

作者: 谢郁洁 张学敏 凌翔

作者单位: 电子科技大学,四川 成都 611731

会议类型: 国内会议

会议名称: 第二十八届全国通信与信息技术学术年会

会议地点: 南宁

会议语种:中文

页码: 460-463

在线出版日期: 2013-10-01（万方平台首次上网日期，不代表论文的发表时间）