星地高速数传系统LDPC编码器ASIC集成芯片设计
本文面向高分辨率对地观测卫星的高速数传应用需求,针对《中继卫星系统低密度奇偶校验编码技术要求》规范的T1码组的星载编码器设计,提出了一种低复杂度、多码率融合的LDPC并行编码结构,以及基于该结构的编码器芯片实现方案.在TSMC130nmCMOS工艺下,该编码器芯片在200MHz时钟下能够达到1.6Gbps的吞吐率,硅片面积为5.495mm2,功耗仅为184.3mW.与传统结构设计的相同吞吐率的LDPC编码器芯片相比,本文方案可以将存储空间需求降至传统结构的18.52％,硅片面积和功耗分别下降至20.3％和83.3％,非常适用于超高速星上通信应用.
星地高速数据传输系统 低密度奇偶校验编码器 集成芯片 结构设计
张浩 殷柳国
清华大学 航天航空学院,北京市,中国,100084;深圳清华大学研究院EDA实验室,广东省深圳市,中国,518057
国内会议
北京
中文
1-12
2013-12-01（万方平台首次上网日期，不代表论文的发表时间）