Thread id Cache:一种多线程共享的低功耗高速缓存结构
近年来,功耗是处理器设计领域的关键问题之一.本文提出了一种针对多线程共享缓存通过过滤不必要缓存路(Way)访问来降低CPU动态功耗的缓存结构,称为Thread id Cache.通过设置和预先访问Thread id过滤器来排除每次访问发生时不同线程对组相联缓存同一组(Set)中其它线程私有数据块的访问.在128KB 8路Thread id Cache上对传统并行程序和大数据处理并行程序进行的测试表明,对于不同应用、不同执行线程数,69.8%-87.5%的缓存路访问可以得到消除,相应地,由于访问操作产生的同等的动态功耗可以被有效降低.
处理器设计 多线程共享缓存结构 动态功耗 访问操作
范灵俊 徐远超 唐士斌 郑亚松 范东睿
中国科学院计算技术研究所 计算机体系结构国家重点实验室,北京100190 中国科学院计算技术研究所 计算机体系结构国家重点实验室,北京100190;首都师范大学,信息工程学院,北京,100048
国内会议
桂林
中文
809-812
2013-10-29(万方平台首次上网日期,不代表论文的发表时间)