CMOS电路中ESD保护设计

摘要：

本文研究了在CMOS工艺中1/O电路的ESD保护结构设计以及相关版图的要求,论述了ESD失效模式失效机理和MOS集成电路ESD保护电路,针对采用GG-NMOS结构ESD保护电路的IC芯片在实际应用中出现ESD失效现象,在不额外增加版图面积的情况下通过引入栅耦合技术对现有的ESD保护结构进行改进.

关键词： 互补金属氧化物半导体集成电路 静电放电 保护结构 优化设计

作者: 吴磊 谭炜锋 刘辉华

作者单位: 电子科技大学电子科学技术研究院 成都 610054

会议类型: 国内会议

会议名称: 电子科技大学电子科学技术研究院第三届学术交流会

会议地点: 成都

会议语种:中文

页码: 52-56

在线出版日期: 2007-12-01（万方平台首次上网日期，不代表论文的发表时间）