嵌入式DDR总线的布线分析与设计

摘要：

本文首先介绍了嵌入式设备中DDR总线的基本结构,并针对这种总线结构和系统设计的要求,提出了DDR布线设计的关键问题.然后围绕这些关键问题分别做出分析,最后得出通用的DDR布线设计的规则,为所有的带有DDR总线的嵌入式硬件设计提供重要参考.

关键词： 双倍速率同步动态随机存储器 嵌入式系统 总线结构 布线设计

作者: 张鹏

作者单位: 武汉邮电科学研究院研究生院,湖北 武汉 430074

会议类型: 国内会议

会议名称: 电子科技大学电子科学技术研究院第三届学术交流会

会议地点: 成都

会议语种:中文

页码: 67-70

在线出版日期: 2007-12-01（万方平台首次上网日期，不代表论文的发表时间）