基于状态机的高速SDRAM控制器FPGA实现方法
SDRAM由于其大的存储量和便宜的价格,在数字系统中广泛应用.SDRAM控制器一般用由有限状态机实现.当控制逻辑较复杂时,状态机状态数量多,控制信号复杂,从而限制了SDRAM的访问速度.本文利用状态机分解的思想将大型SDRAM控制状态机用若干小的子状态机实现,达到简化逻辑的目的,提高了速度的同时还极大的节省了资源.本文从结构优化入手的优化方法,对此类大型SDRAM控制器的实现有一定参考意义.
数字系统 同步动态随机控制器 状态机 现场可编程逻辑门阵列 结构优化
张林 何春
电子科技大学电子科学技术研究院,四川成都,610054
国内会议
成都
中文
75-78
2007-12-01（万方平台首次上网日期，不代表论文的发表时间）