时钟抖动对AD有效位数的影响

摘要：

研究了高速数据采集系统中时钟抖动(clock jitter)对采样有效位数的影响,提出了一种基于离散域的分析方法,对时钟抖动带来的影响做了具体的定量分析,建立了数学模型和公式推导,并通过仿真加以验证.结果表明,时钟抖动引起得误差小于一个量化台阶(LSB)时,可以改善采样信噪比,若引起得误差大于一个量化台阶(LSB)时,就会使有效位数降低,有效位数下降的值与输入信号频率、量化位数、量化区间直接相关,下降的幅度为1092(0.8355σ).

关键词： 信号处理 模数转化器 时钟抖动 采样有效位数 数值仿真

作者: 杨文波 陈祝明 朱晓章

作者单位: 电子科技大学 成都 610054

会议类型: 国内会议

会议名称: 电子科技大学电子科学技术研究院第三届学术交流会

会议地点: 成都

会议语种:中文

页码: 444-447

在线出版日期: 2007-12-01（万方平台首次上网日期，不代表论文的发表时间）