基于Xilinx ISE开发套件的TMR方案评测

摘要：

三模冗余(Triple Module Redundancy,TMR)减缓技术被越来越多地应用到空间关键控制电路的FPGA设计中,可以有效地减小空间高能带电粒子对SRAM型FPGA的影响,从而提高设计的可靠性.但是,全TMR技术在FPGA资源、功耗等方面开销很大.本文对FPGA乘法器电路进行全部TMR和部分TMR设计,利用Xilinx提供的FPGA开发套件评测部分TMR和全TMR的开销,并计算它们的可靠性指标(MTBF).实验结果表明,在一些资源有限等场合,部分TMR要比全TMR有更好的效果.

关键词： 现场可编程门阵列 三模冗余 电路加固 性能评估

作者: 王镜淞 梁华国 丁贤庆 黄正峰

作者单位: 合肥工业大学电子科学与应用物理学院 合肥230009 合肥工业大学计算机与信息学院 合肥230009

会议类型: 国内会议

会议名称: 第十五届全国容错计算学术会议(CFTC”13)

会议地点: 重庆

会议语种:中文

页码: 25-28,46

在线出版日期: 2013-07-27（万方平台首次上网日期，不代表论文的发表时间）