多核处理器片上网络的验证技术综述
多核处理器的相对于复杂的单核处理器设计可以更有效地利用片上资源,有利于发掘应用中线程级并行性,已成为高性能微处理器的主流结构.多核处理器强大的整体计算能力的充分发挥需要依赖高效的通信架构提供合适的传输带宽和通信效率,片上网络的可升级性和可扩展性使之成为片上多核处理器内部通信的有效解决方案.然而,随着多核处理器设计复杂度不断上升,片上网络的验证需求和难度也不断提高.在片上网络的多向发展的背景下,针对学术界与工业界中多核处理器片上网络的相关验证方法展开调研、分析与探讨.
多核处理器 片上网络 验证技术 系统设计
周君 王天成 李华伟 李晓维
中国科学院计算技术研究所 计算机体系结构国家重点实验室 北京100190;中国科学院大学 北京100190 中国科学院计算技术研究所 计算机体系结构国家重点实验室 北京100190
国内会议
重庆
中文
33-39
2013-07-27（万方平台首次上网日期，不代表论文的发表时间）