一种通用协处理器接口的设计与实现
协处理器是一种协助微处理器完成特定功能的独立处理单元,一般按照特定协议设计,连接到处理器的外设总线上。而由于总线接入了各种设备,其工作频率较低,因此协处理器与内核的数据传输性能也会变低。分析了在各种方式下接入协处理器时存在的问题,进行了如下改进设计：将协处理器连接到处理器内核上,并设计一种通用的协处理器接口,以完成不同协处理器的半自动连接。协处理器与处理器内核间的数据读写操作控制方法类似DMA,采用后台传输方式。还设计了一种内部监测机制,当协处理器完成计算任务后,及时地通知处理器内核,以最大限度地减少处理器内核的负担。
微处理器 协处理器 接口 紧耦合连接 后台传输 类DMA
张闯 彭元喜 李国强
国防科学技术大学计算机学院 长沙410003
国内会议
西安
中文
44-48,63
2012-08-25（万方平台首次上网日期，不代表论文的发表时间）