X-DSP中二级Cache外存访问模块的设计与实现

摘要：

　　二级Cache的外存访存模块是二级Cache控制器的重要组成部分,CPU在各种情况下触发的外存访问操作均通过该模块来完成。在保证数据一致性的前提下对读写顺序进行适度调整,并面向两级Cache分别实现了请求字优先,且对一级Cache写失效数据实现存储体外合并,通过这些策略提高了访存模块的响应速度,降低了CPU的访存开销。目前该模块已完成设计和验证,并成功应用于X-DSP中。

关键词： X-DSP Cache 数据相关性 请求字优先

作者: 胡伟 鲁建壮 吴虎成

作者单位: 国防科技大学计算机学院 长沙410073

会议类型: 国内会议

会议名称: 2012全国计算机体系结构学术年会

会议地点: 西安

会议语种:中文

页码: 68-72

在线出版日期: 2012-08-25（万方平台首次上网日期，不代表论文的发表时间）