基于FPGA的RapidIO总线技术研究与实现

摘要：

RapidIO作为高性能嵌入式系统的互连通信,在路由、交换、容错纠错、使用方便性上有较完善的考虑,可以实现基于硬件的高性能可靠数据传输.本文首先研究了RapidIO的关键技术,接着搭建了基于软件无线电思想的通信架构,并在现场可编程门阵列FPGA(Field Programmable Gate Array)硬件平台上完成了数字中频信号的数据交换传输,最后对系统进行延迟和带宽两大指标的性能测试,验证了RapidIO互连系统的可行性,以及低延迟、高带宽的高性能,对基于软件无线电的数字信号传输具有很好的现实指导价值.

关键词： 高速总线系统 优化设计 性能测试 现场可编程门阵列

作者: 刘芳 于礼华 李方伟 李强

作者单位: 天津七一二通信广播有限公司系统所

会议类型: 国内会议

会议名称: 第二十七届中国(天津)2013’IT、网络、信息技术、电子、仪器仪表创新学术会议

会议地点: 天津

会议语种:中文

页码: 150-154

在线出版日期: 2013-09-01（万方平台首次上网日期，不代表论文的发表时间）