500V VDMOS终端保护结构设计研究
本文介绍了目前功率器件终端保护结构的最新发展和自主研发的500V/18A、并带有ESD防护结构的VDMOS器件终端结构的理论设计、仿真结果及实际流片测试结果.器件采用40 μm、14 Ω·cm外延层进行流片,测试结果表明器件特征导通电阻达到8.4mm2,漏源击穿电压达到540V以上,验证了该终端结构设计的可行性.
垂直双扩散金属氧化物半导体器件 终端保护结构 理论设计 仿真分析 流片测试
韩雁 毕向东
浙江大学微电子与光电子研究所,杭州310027 广东省粤晶高科股份有限公司,广州510663
国内会议
昆明
中文
206-210
2011-08-08(万方平台首次上网日期,不代表论文的发表时间)