静电放电对集成电路的影响及防护
本文分析了静电放电对集成电路的影响，从外部及内部因素，探讨了防治静电放电对集成电路带来的损伤的方法。集成电路的ESD防护设计，是一个系统问题，在提高局部电路ESD防护能力同时，注重系统ESD防护能力的提高，在设计内部ESD保护电路需要把握电子系统整体的ESD防护架构。在对IC特性要求越来越高的情况下，尤其对于复杂电磁环境中的IC，怎样处理好ESD的保护问题很值得人们去认真地考虑。
集成电路 静电放电 防护设计
常天海 马威
华南理工大学电子与信息学院,广州510640
国内会议
昆明
中文
428-429
2011-08-08（万方平台首次上网日期，不代表论文的发表时间）