CAN总线接口的FPGA设计与实现

摘要：

　　本文提出了CAN总线接口的FPGA设计方法，设计了CAN接口功能模块来完成CPU与SJA1000之间的访问时序转换。设计了模块状态机，运用Verilog语言编程，并进行了模拟仿真验证。

关键词： CAN总线接口 功能模块 FPGA设计 模拟仿真

作者: ZHAO Zhi-jun 赵志军 PENG Wei 彭伟 ZHAO Bao-kang 赵宝康 Liu Tao 刘涛

作者单位: School of Computer ,National University of Defense Technology, Changsha,Hunan 410073,China 国防科学技术大学 计算机学院,湖南省长沙市 410073 Shenzhen China Overseas Construction&Supervision Co.Ltd.Shenzhen, Guangzhou 410073,China 深圳市中海建设监理有限公司,广东省深圳市 518057

会议类型: 国内会议

会议名称: 2013全国计算机网络与通信学术会议

会议地点: 北京

会议语种:中文

页码: 144-148

在线出版日期: 2013-03-01（万方平台首次上网日期，不代表论文的发表时间）