多码率并行LDPC编码器的设计与实现

摘要：

　　空间数据系统咨询委员会标准推荐了可应用于深空通信的准循环低密度校验码。但为了在同一系统实现码率可选择LDPC编码器，并解决低速率串行编码问题，该文设计并实现了多码率并行LDPC编码器的FPGA方案。根据该码的结构，设计了改进的串行和并行转换模块来保证正确地编码，并合理安排生成矩阵的存储结构和数量，以便编码通过简单的地址控制完成多码率选择编码。经分析和验证，该编码器在不增加单一码率编码资源前提下，能分别按所选码率完成不同码率编码。

关键词： 并行编码器 低密度奇偶校验码 多码率编码 结构设计

作者: WANG Bo 王博 ZHANG Jian-wu 章坚武 BAO Jian-rong 包建荣 XU Xiao-rong 许晓荣

作者单位: School of Communication Engineering,Hangzhou Dianzi University,Hangzhou Zhejiang 310018,China 杭州电子科技大学通信工程学院,浙江杭州310018

会议类型: 国内会议

会议名称: 浙江省信号处理学会2012学术年会

会议地点: 杭州

会议语种:中文

页码: 1-4

在线出版日期: 2012-11-01（万方平台首次上网日期，不代表论文的发表时间）