高速多通道解码图像拼接的DDR2控制器设计
针对高速遥感图像解码系统图像拼接中，由于图像内容的差异而导致多个异步解码通道解码速率严重不一致、拼接图像错位的问题，提出一种基于DDR2的高速、多通道遥感图像解码快速组织拼接与输出方案。根据高速遥感图像解码系统多通道解码输出的工作特点，通过采用FPGA外接DDR2的设计方法，能够满足多通道异步解码后的图像拼接与输出过程中大容量存储的要求。在FPGA上实现了DDR2控制器设计，完成了DDR2的4通道异步并行解码图像存储、解码图像读取并以高速Camera Link接口输出。该存储访问结构具有快速高效、灵活的特点，有效地解决了高速多通道异步解码图像拼接及输出过程中拼接图像错位的问题。
图像处理 控制器设计 单板多通道解码
张晓红 姜宏旭 李汉清 徐勇
北京航空航天大学数字媒体实验室,北京100191
国内会议
湖北恩施
中文
245-250
2012-09-01（万方平台首次上网日期，不代表论文的发表时间）