功耗约束下的3D多核芯片芯核级测试调度算法
三维堆叠集成电路测试中的一个关键的挑战是在功耗约束下,在绑定前测试和绑定后测试中,协同优化测试应用时间和测试硬件开销.将传统的二维芯片的绑定前和绑定后测试调度方法运用于三维堆叠集成电路的测试调度会导致测试应用时间的延长.我们分别针对未堆叠的集成电路和N(N≥2)层芯片堆叠的3D-SICs,提出了一种功耗约束下的测试调度优化算法.在ITC”02基准电路的实验结果表明,算法在功耗约束下,测试应用时间和测试数据寄存器个数分别减少多达33.8％和28.6％,证明算法能有效地权衡测试应用时间和硬件开销.
集成电路测试 测试调度 优化算法 功耗约束
Wang Wei 王伟 Lin Zhuo-wei 林卓伟 Chen Tian 陈田 Liu Jun 刘军 Fang Fang 方芳 Wu Xi 吴玺
AnHui Province Key Laboratory of Affective Computing and Advanced Intelligent Machine HeFei AnHui, H 合肥工业大学情感计算与先进智能机器安徽省重点实验室 安徽合肥230009;合肥工业大学计算机与信息学院 安徽合肥230009 School of Management, Hefei University of Technology, HeFei, 230009 合肥工业大学管理学院 安徽合肥230009
国内会议
杭州
中文
227-232
2012-06-23（万方平台首次上网日期，不代表论文的发表时间）