一种新型数字短波快跳频器研究

摘要：

　　本文以FPGA为平台介绍了一款由改进Gold序列和全数字锁相环组成的跳频器，它能将输入的跳频频率族中的呈伪随机跳变的频率信号在跳频周期的开始阶段快速捕获并锁定，然后得到稳定输出。采用verilog语言完成系统功能模块和总体编程，并且在Quartus Ⅱ平台和Modelsim平台分别完成系统后仿真。结果表明，输入中心频率在短波频段内的信号，可以在数微秒到十数微秒内锁定，与普通集成锁相环芯片相比，锁定时间可提高两个数量级以上。

关键词： 跳频器 全数字锁相环 通信短波 仿真分析

作者: Shihu Liu 刘世虎 Jianhua Dou 窦建华

作者单位: School of Computer and Information, Hefei University of Technology, Hefei, China 合肥工业大学计算机与信息学院,安徽合肥,中国,230009

会议类型: 国内会议

会议名称: 第十七届全国青年通信学术年会、2012全国物联网与信息安全学术年会

会议地点: 北戴河

会议语种:中文

页码: 144-147

在线出版日期: 2012-07-01（万方平台首次上网日期，不代表论文的发表时间）