基于指令集操作的Verilog HDL有限状态机设计方法

摘要：

　　针对需要大量重复操作的硬件状态机的设计，提出了一种基于指令集操作的Verilog HDL有限状态机的设计方法。该设计方法用指令状态来完成重复的操作，而指令状态又具有状态参数和状态返回出口，以确保状态功能和状态返回都正确。主状态机只需进入指令状态即可完成相应的指令操作，操作结束后可自动跳回状态返回出口指定的状态，保证了主状态机状态跳转的连续性。相比传统设计方法，论文提出的状态机设计方法具有代码直观和硬件使用率高的特点。经过FPGA测试，采用指令集有限状态机能够正确、高效地完成所要求的硬件操作，具有很强的实用价值。

关键词： 数字电路 系统设计 指令集 有限状态机

作者: Hongwei Yan 闫宏伟 Hui Li 李慧 Jincheng Li 李金城

作者单位: School of electronic and information engineering, Beijing Jiaotong University, Beijing, China 北京交通大学电子信息工程学院,北京,中国,100044

会议类型: 国内会议

会议名称: 第十七届全国青年通信学术年会、2012全国物联网与信息安全学术年会

会议地点: 北戴河

会议语种:中文

页码: 215-220

在线出版日期: 2012-07-01（万方平台首次上网日期，不代表论文的发表时间）