DDR地址链表管理的FPGA实现

摘要：

本文主要讲述对256M DDR地址链表的管理,采用五级流水式的查找方法,并对设计代码进行了验证.

关键词： DDR OLT address-assigned utilization of capacity

作者: 王婷婷

作者单位: 光纤通信技术和网络国家重点实验室武汉邮电科学研究院,武汉 430074

会议类型: 国内会议

会议名称: 中国通信学会第六届学术年会

会议地点: 深圳

会议语种:中文

页码: 170-173

在线出版日期: 2009-11-01（万方平台首次上网日期，不代表论文的发表时间）