I/O库ESD保护电路模拟与分析

摘要：

在CMOS集成电路中ESD效应在设计上是需要重点考虑的,尤其是在芯片的I/O部分.本文研究了0.13μm CMOS工艺I/O库的ESD保护电路,并按照HBM模型在HSPICE上模拟大电流的泄放过程,总结了I/O设计中的ESD策略,为深入研究集成电路的ESD保护打下基础.

关键词： 静电泄放(ESD) ESD保护电路 I/O库

作者: 苏渊 马卓 韩龙 衣晓飞

作者单位: 国防科技大学计算机学院 长沙 410073

会议类型: 国内会议

会议名称: 第十三届计算机工程与工艺会议(NCCET09’)

会议地点: 西安

会议语种:中文

页码: 67-69

在线出版日期: 2009-08-17（万方平台首次上网日期，不代表论文的发表时间）