基于UltraSPARC体系结构的TLB失效处理机制研究

摘要：

UhraSPARC体系结构中的存储管理单元能够有效解决虚拟地址到物理地址转换过程中的TLB失效问题,提高片上访存系统性能.本文主要研究UltraSPARC T2处理器中TLB失效处理机制,在分析存储管理单元基本结构以及与其他相关片上单元数据交互关系的基础上,深入研究其内部各子模块的功能以及对TLB失效的具体处理流程.

关键词： 快表失效 存储管理 UltraSPARC

作者: 黄安文 高军 张民选 谢胡

作者单位: 国防科技大学计算机学院并行与分布处理国防科技重点实验室 长沙 410073

会议类型: 国内会议

会议名称: 第十三届计算机工程与工艺会议(NCCET09’)

会议地点: 西安

会议语种:中文

页码: 99-103

在线出版日期: 2009-08-17（万方平台首次上网日期，不代表论文的发表时间）