SoC体系结构级功耗模拟与优化技术

摘要：

随着集成电路制造工艺水平发展到超深亚微米阶段,SoC(System on Chip)的功耗问题越来越突出,成为继续提升性能的主要障碍.功耗的显著增加不但引起能源消耗和制造成本增加,而且给SoC工作的稳定性和可靠性带来严峻的挑战.电路级以及门级低功耗设计技术已经不能满足高性能多核SoC的功耗约束.本文分析了当前的体系结构级功耗估算模型及模拟器,总结了体系结构级功耗优化技术的基本思路.

关键词： SoC 低功耗 体系结构 模拟器

作者: 邢座程 马安国 张承义 李晋文 周宏伟 王永文

作者单位: 国防科技大学计算机学院 长沙 410073

会议类型: 国内会议

会议名称: 第十三届计算机工程与工艺会议(NCCET09’)

会议地点: 西安

会议语种:中文

页码: 161-166

在线出版日期: 2009-08-17（万方平台首次上网日期，不代表论文的发表时间）