一种新型加固的SRAM单元设计

摘要：

在半导体存储器中软错误的发生是由于带电粒子撞击单元节点所致.发生的软错误能使器件逻辑状态发生翻转,这将导致系统功能紊乱,严重时会发生灾难性事故.本文提出了一种具有较高容软错能力的SRAM存储单元,该单元是在传统6管单元中添加一个传输门来实现的,并在90nm工艺下进行了版图设计与实现,用Hspice模拟的方法进行了验证.模拟结果表明,和标准SRAM 6管单元相比,这种SRAM单元提高了容软错能力,软错误率降低了36.8％.

关键词： SRAM 可靠性 软错误 加固

作者: 肖伟 张甲兴 孙岩 李少青 张民选

作者单位: 国防科技大学计算机学院 长沙 410073

会议类型: 国内会议

会议名称: 第十三届计算机工程与工艺会议(NCCET09’)

会议地点: 西安

会议语种:中文

页码: 332-335

在线出版日期: 2009-08-17（万方平台首次上网日期，不代表论文的发表时间）