基于FPGA冗余余数编译码器的设计及实现

摘要：

　　本文提出了一种基于FPGA的冗余余数编译码器的设计和实现方案。采用了基于模块化的设计，利用状态机对总流程，以及各个子流程进行控制。根据本设计特点，设计了基拓展模块、混合基转换模块，以及孙子定理算法模块。由于整个系统是基于余数的控制，展现出了非权重系统独到的特点。并利用了FPGA的快捷高效的特性，将非权重系统在硬件上实现，为未来非权重系统的硬件实现和应用提供了参考。

关键词： 信道编译码器 冗余余数系统 原理分析 系统设计

作者: Jienan Cheng 陈杰男 Jianhao Hu 胡剑浩

作者单位: National Communication Laboratory of UESTC Chengdu 610054 电子科技大学抗干扰实验室 成都 610054

会议类型: 国内会议

会议名称: 电子科技大学电子科学技术研究院第四届学术会议

会议地点: 成都

会议语种:中文

页码: 47-50

在线出版日期: 2008-10-01（万方平台首次上网日期，不代表论文的发表时间）