基于Verilog HDL的数字化多道预处理算法研究

摘要：

在研制基于FPGA的数字化多道脉冲幅度分析器的过程中,使用Verilog硬件描述语言完成FPGA中对数字信号的处理,包括梯形脉冲成形、基线估计、寻峰等.详细描述了梯形滤波成形的实现方式,解决了实现过程中数据溢出以及误差累积的问题.最后给出测得的137Cs能谱.

关键词： DMCA Verilog trapezoidal filter

作者: 王珂 李政 魏义祥 方飞

作者单位: 清华大学工程物理系,北京,100084 清华大学粒子技术与辐射成像教育部重点实验室,北京,100084

会议类型: 国内会议

会议名称: 中国核学会2011年年会

会议地点: 贵阳

会议语种:中文

页码: 99-102

在线出版日期: 2011-10-11（万方平台首次上网日期，不代表论文的发表时间）