一种多核处理器片上缓存综合性能评估模型

摘要：

片上高速缓存（cache）在当今的高性能微处理器中扮演着非常重要的角色，为了更好的支持对高性能微处理器尤其是多核多线程结构的微处理器中存储系统的研究，本文提出了一种适应多核结构的cache 综 合性能评估模型——multi-metric memory model for CMP（以下简称M5C）。该模型通过对目前流行的几种体系结构模拟器的总结和抽象，提取了有效的cache 结构模型，同时结合cache 电路中访问延迟、功耗及面积的计算思想，可以完成对于cache 的多角度的综合性能评估。在模型的设计中，考虑到了模拟速度、精度以及对于灵活性的要求，因此，M5C 模型在cache 的模拟方面可以接近于SimpleScalar 的速度，并且能够像GEMs，M5，SAM 等优秀的模拟器一样支持片上多核结构（CMP），加之其多尺度的模拟，能够获得丰富的动态指标数据，可以为工程研究提供很好的支持。

关键词： 片上缓存 体系结构模拟器 性能评估模型 多核处理器

作者: 刘佳 邓林

作者单位: 国防科技大学计算机学院，湖南长沙，410073

会议类型: 国内会议

会议名称: 湖南省第三届研究生创新论坛——信息与控制工程的新理论和新技术分论坛

会议地点: 长沙

会议语种:中文

页码: 458

在线出版日期: 2010-11-01（万方平台首次上网日期，不代表论文的发表时间）