FPGA中存储器模块内建自测试配置数最小化技术

摘要：

　　随着现场可编程门阵列(FPGA)技术的发展，FPGA中存储器模块(Memory-Block)的数量及规模迅速增长，研究高效的存储器模块内建自测试(BlST)技术，具有重要的现实意义。针对FPGA中存储器模块的可配置性，提出了一种通用的测试模式最小化方案。通过研究存储器模块不同模式的实现机理，确定各模式下故障检测的包容关系，从而排除对相应故障进行重复测试的配置，实现配置数的最小化，并根据存储器模块中存在的简单故障，链接故障及双端口故障选择必要的算法，利用FPGA自身的硬件资源，构建BIST架构完成测试。采用Verilog硬件描述语言，对建议的BIST架构进行了设计并使用Modelsim进行仿真。实验结果表明，建议方案有效减少了BIST配置数，从而降低了存储器模块的整体测试时间，与现有方案相比，其故障覆盖率更高，并具有更好的通用性。

关键词： 现场可编程门阵列 内建自测试 存储器模块 配置数 技术分析

作者: 王全清 易茂祥 章浩 孙继振

作者单位: 合肥工业大学电子科学与应用物理学院 合肥 230009

会议类型: 国内会议

会议名称: 第七届仪表、自动化与先进集成技术大会暨第六届测控技术与仪器仪表学术大会

会议地点: 丹东·南京

会议语种:中文

页码: 198-204

在线出版日期: 2012-08-01（万方平台首次上网日期，不代表论文的发表时间）