图像编码器硬件设计中的信号完整性

摘要：

　　在高速数字电路设计中，信号完整性问题以及互连延迟引起的时序问题是十分重要的。设计了以TMS320C6000系列DSP为核心的图像编码器硬件，利用Cadence公司的EDA工具SPB软件包，对关键电路的信号完整性进行分析，给出了叠层设置及验证结果。

关键词： 图像编码器 硬件设计 数字电路 信号完整性

作者: 姚春莲 葛宝珊

作者单位: 北京工商大学，北京 100037 中国科学院 自动化所，北京 100080

会议类型: 国内会议

会议名称: 第四届全国信号和智能信息处理与应用学术会议

会议地点: 上海

会议语种:中文

页码: 258-261,270

在线出版日期: 2010-10-01（万方平台首次上网日期，不代表论文的发表时间）