全数字锁相环的设计和实现

摘要：

　　介绍了应用Verilog技术设计嵌入式全数字锁相环路的方法。详细叙述了其工作原理，并采用同步状态机对其进行编程，有效地简化了编程和逻辑难度，并采用了仿真波形详细描述其设计方法，最后用可编程逻辑器件FPGA来实现。

关键词： 全数字锁相环 优化设计 信号处理 仿真分析

作者: 徐凯 时宇

作者单位: 桂林电子科技大学信息与通信学院,广西桂林 541004

会议类型: 国内会议

会议名称: 全国第一届信号处理应用学术会议

会议地点: 北京

会议语种:中文

页码: 261-264

在线出版日期: 2007-11-01（万方平台首次上网日期，不代表论文的发表时间）